Viis põlvkonda Core i7: Sandy Bridge'ist Skylake'i. Võrdlev testimine. Inteli Sandy Bridge protsessorid – kõik saladused Sandy Bridge'i mikroarhitektuuril põhineva protsessori tuum

Mõned aastad tagasi, Pentiumi kaubamärgi valitsemisajal, ilmus esmakordselt Intel Core kaubamärk ja samanimeline mikroarhitektuur (Architecture 101), Inteli järgmise põlvkonna mikroarhitektuur töönimega Gesher (heebrea keeles "sild"). ) mainiti esmakordselt tulevaste protsessorite slaididel, mis on veidi hiljem muudetud Sandy Bridge'iks.

Sellel pikal NetBursti protsessori domineerimise ajal, kui tulevaste Nehalemi tuumade kontuurid alles hakkasid tekkima ja tutvusime Core mikroarhitektuuri esimeste esindajate - Conroe lauaarvutisüsteemidele, Merom - sisestruktuuri omadustega. mobiilile ja Woodcrest - serverile ...

Ühesõnaga, kui rohi oli roheline ja enne Sandy Bridge’i oli veel nagu enne kuud, siis juba siis ütlesid Inteli esindajad, et see saab olema täiesti uus protsessori mikroarhitektuur. Nii võib näiteks täna ette kujutada salapärast Haswelli mikroarhitektuuri, mis ilmub pärast Ivy Bridge'i põlvkonda, mis omakorda asendab järgmisel aastal Sandy Bridge'i.

Mida lähemale aga uue mikroarhitektuuri väljalaskekuupäev, seda rohkem me selle iseärasusi tundma õpime, seda rohkem on märgata naaberpõlvkondade sarnasusi ning seda ilmsem on protsessoriskeemi muutuste arengutee. Tõepoolest, kui esimese Core-arhitektuuri algsete reinkarnatsioonide – Merom / Conroe ja teise põlvkonna Core’i esmasündinu – Sandy Bridge – vahel on tõesti kuristik erinevusi, siis Core’i põlvkonna praeguse uusima versiooni – Westmere’i tuuma – vahel on tõesti kuristik. ja eelseisev esimene versioon Core põlvkonnast, mida täna peetakse II - Sandy Bridge'i tuum, võib tunduda sarnane.

Ja siiski on erinevused märkimisväärsed. Nii märkimisväärne, et nüüd saame lõpuks rääkida P6 mikroarhitektuuri (Pentium Pro) 15-aastase ajastu lõpust ja Inteli uue põlvkonna mikroarhitektuuri tekkimisest.

⇡ Sandy Bridge mikroarhitektuur: linnulennult

Sandy Bridge kiip on neljatuumaline 64-bitine rivist väljas protsessor, mis toetab kahte andmevoogu tuuma kohta (HT), neli käsku kella kohta; integreeritud graafikatuuma ja integreeritud DDR3 mälukontrolleriga; uue ringbussiga, 3- ja 4-operandilise (128/256-bitise) AVX (Advanced Vector Extensions) vektorkäskude tugi; mille tootmine on rajatud liinidele järgides Inteli kaasaegse 32-nm protsessitehnoloogia norme.

Nii et lühidalt võib ühe lausega proovida iseloomustada mobiili- ja lauaarvutisüsteemide uue põlvkonna Intel Core II protsessoreid, mille masstarned algavad juba üsna lähitulevikus.

Inteli protsessorid Sandy Bridge'i mikroarhitektuuril põhinev Core II tarnitakse uue 1155-kontaktilise LGA1155 disainiga uute Inteli 6-seeria emaplaatide jaoks.

Ligikaudu sama mikroarhitektuur on asjakohane serveri lahendused Intel Sandy Bridge-EP, välja arvatud tegelike erinevustega rohkema kujul protsessori tuumad(kuni kaheksa), vastav LGA2011 protsessori pesa, rohkem L3 vahemälu, rohkem DDR3 mälukontrollereid ja PCI-Express 3.0 tugi.

Eelmine põlvkond, Arrandale'i ja Clarkdale'i Westmere'i mikroarhitektuur mobiil- ja lauaarvutisüsteemidele, on kahest osast koosnev konstruktsioon – 32 nm protsessorituum ja täiendav 45 nm "kaasprotsessor" koos graafikatuuma ja mälukontrolleriga, mis on paigutatud ühele küljele. substraat ja andmevahetus läbi QPI siini. Tegelikult lõid Inteli insenerid selles etapis peamiselt varasemaid arendusi kasutades omamoodi integreeritud hübriidmikrolülituse.

Sandy Bridge arhitektuuri loomisel viisid arendajad lõpule Arrandale / Clarkdale'i loomisetapis alanud integratsiooniprotsessi ja paigutasid kõik elemendid ühele 32 nm kiibile, loobudes samas klassikalisest QPI siini välimusest uue ringbussi kasuks. Samas jäi Sandy Bridge’i mikroarhitektuuri olemus senise Inteli ideoloogia raamidesse, mis tugineb protsessori üldise jõudluse tõstmisele iga tuuma “individuaalse” efektiivsuse parandamise kaudu.

Sandy Bridge kiibi struktuuri saab jagada järgmisteks põhielementideks: protsessori tuumad, graafikatuum, L3 vahemälu ja nn System Agent.

Üldiselt on Sandy Bridge'i mikroarhitektuuri struktuur selge. Meie tänane ülesanne on välja selgitada selle struktuuri iga elemendi eesmärk ja omadused.

⇡ Ringbuss (Ring Interconnect)

Kogu Inteli protsessorite mikroarhitektuuri versiooniuuenduste ajalugu viimastel aastatel on lahutamatult seotud üha suurema hulga moodulite ja funktsioonide järjestikuse integreerimisega üheks kiibiks, mis varem asusid väljaspool protsessorit: kiibistikus, emaplaat jne. Seega, kui protsessori jõudlus ja kiibi integreerimise aste suurenevad, on nõuded ribalaius sisemised omavahel ühendatud rehvid kasvasid kiiremini. Esialgu oli isegi pärast graafikakiibi kasutuselevõttu Arrandale/Clarkdale kiibiarhitektuuri võimalik hakkama saada tavapärase risttopoloogiaga komponentidevaheliste siinidega - sellest piisas.

Sellise topoloogia efektiivsus on aga kõrge vaid vähese arvu komponentide puhul, mis osalevad andmevahetuses. Sandy Bridge'i mikroarhitektuuris otsustasid arendajad süsteemi üldise jõudluse parandamiseks pöörduda QPI (QuickPath Interconnect) tehnoloogia uue versiooni baasil valmistatud 256-bitise ühendussiini ringtopoloogia poole, mida laiendati, viimistletud ja esmakordselt juurutatud serverikiibi Nehalem-EX (Xeon 7500) arhitektuuris, samuti kavandatud kasutamiseks koos Larrabee kiibi arhitektuuriga.

Sandy Bridge arhitektuuri (Core II) laua- ja mobiiliversiooni ringbussi kasutatakse andmete vahetamiseks kuue kiibi põhikomponendi vahel: neli x86 protsessorituuma, graafikatuum, L3 vahemälu ja süsteemiagent. Buss koosneb neljast 32-baidisest rõngad: andmesiinid (Data Ring), päringu siinid (Request Ring), oleku jälgimise siinid (Snoop Ring) ja kinnitussiinid (Acknowledge Ring), praktikas võimaldab see tegelikult jagada juurdepääsu 64-baidile viimase taseme vahemälu liidesele kahte erinevasse pakendisse. Siini haldamine toimub hajutatud arbitraažisuhtlusprotokolli abil, samal ajal kui päringute konveieri töötlemine toimub kella sagedus protsessori tuumad, mis annab arhitektuurile kiirendamisel täiendavat paindlikkust. Ringbussi jõudlus on hinnatud tasemel 96 GB sekundis ühenduse kohta sagedusel 3 GHz, mis on tegelikult neli korda kiirem kui eelmise põlvkonna Inteli protsessorid.

Rõnga topoloogia ja siini korraldus tagavad taotluste töötlemise minimaalse latentsuse, maksimaalse jõudluse ja suurepärase tehnoloogia skaleeritavuse erineva arvu tuumade ja muude komponentidega kiibiversioonide jaoks. Ettevõtte esindajate sõnul saab tulevikus ringbussiga "ühendada" kuni 20 protsessorituuma kiibi kohta ja selline ümberkujundamine, nagu aru saate, saab teha väga kiiresti, paindliku ja kiire vastuse vormis. praegustele turuvajadustele. Lisaks asub füüsiline ringbuss otse L3 vahemäluplokkide kohal kõrgeim tase plaadistus, mis lihtsustab disaini paigutust ja võimaldab muuta kiipi kompaktsemaks.

L3 - viimase taseme vahemälu, LLC

Nagu olete juba märganud, nimetatakse Inteli slaididel L3 vahemälu "viimase taseme vahemälu", see tähendab LLC - viimase taseme vahemälu. Sandy Bridge'i mikroarhitektuuris on L3 vahemälu jaotatud mitte ainult nelja protsessori tuuma vahel, vaid tänu ringsiinile ka graafikatuuma ja süsteemiagendi vahel, mis muuhulgas sisaldab graafika riistvaralise kiirenduse moodulit ja videoväljundseade. Samal ajal takistab spetsiaalne jälgimismehhanism juurdepääsukonfliktide tekkimist protsessori tuumade ja graafika vahel.

Kõigil neljal protsessori tuumal on otsejuurdepääs „oma” L3 vahemälu segmendile, samas kui iga L3 vahemälu segment tagab poole oma siini laiusest ringandmesiini juurdepääsuks, samas kui kõigi nelja vahemälusegmendi füüsilise adresseerimise tagab üks räsifunktsioon. Igal L3 vahemälu segmendil on oma sõltumatu ringsiini juurdepääsukontroller, mis vastutab füüsiliste aadresside eraldamise taotluste töötlemise eest. Lisaks suhtleb vahemälukontroller pidevalt süsteemiagendiga L3-le ebaõnnestunud kõnede, komponentidevahelise andmevahetuse juhtimise ja vahemällu mitte salvestatud kõnede osas.

Täiendavad detailid Sandy Bridge protsessorite L3 vahemälu ülesehituse ja toimimise kohta ilmuvad tekstis hiljem, vajadusel mikroarhitektuuriga tutvumise käigus.

⇡ Süsteemi agent: DDR-mälukontroller3, PCUja teised

Varem kasutas Inteli terminoloogia süsteemiagendi määratlemise asemel nn "mittekerneli" - Uncore, st "kõike, mis ei sisaldu Core'is", nimelt L3 vahemälu, graafika, mälukontroller, muud kontrollerid. nagu PCI Express jne. Tavaliselt nimetasime enamikku sellest kiibistikust protsessorisse üle kantud põhjasilla elementidest harjumusest.

Sandy Bridge'i mikroarhitektuuri süsteemiagent sisaldab DDR3-mälukontrollerit, toitejuhtimisseadet (Power Control Unit, PCU), PCI-Express 2.0, DMI-kontrollereid, videoväljundseadet jne. Nagu kõik teisedki arhitektuurielemendid, on ka süsteemiagent on ühendatud kogu süsteemiga suure jõudlusega ringrehvi kaudu.

Sandy Bridge süsteemiagendi standardversiooni arhitektuur eeldab 16 PCI-E 2.0 siiniraja olemasolu, mida saab jaotada ka kahele 8-rajale PCI-E 2.0 siinile või ühele 8-realisele PCI-E 2.0 siinile. sõidurajad ja kaks PCI-E 2.0 neljal real. Kahe kanaliga DDR3 mälukontroller on nüüd "naasnud" kiibi juurde (Clarkdale'i kiipides asus see protsessorikiibist väljaspool) ja suure tõenäosusega tagab nüüd oluliselt väiksema latentsuse.

Asjaolu, et Sandy Bridge'i mälukontroller on muutunud kahe kanaliga, ei meeldi tõenäoliselt neile, kes on juba suutnud kolme kanaliga DDR3 mälu kiirendavate komplektide eest palju raha välja visata. Noh, juhtub, et ainult ühest, kahest või neljast moodulist koosnevad komplektid on nüüd asjakohased.

Mälukontrolleri kahekanalilise skeemi juurde naasmise osas on meil mõned kaalutlused. Võib-olla on Intel alustanud mikroarhitektuuride ettevalmistamist DDR4-mäluga töötamiseks? Mis "tähe" topoloogiast "punkt-punkti" topoloogiale lahkumise tõttu on laua- ja mobiilsüsteemide versioonides definitsiooni järgi ainult kahe kanaliga (serverite jaoks kasutatakse spetsiaalseid multiplekseri mooduleid) . Need on aga vaid oletused, DDR4 standardi enda kohta pole ikka veel piisavalt teavet enesekindlate oletuste jaoks.

Süsteemiagendis asuv toitehalduskontroller vastutab protsessori tuumade, graafikatuuma, vahemälu, mälukontrolleri ja liideste toitepingete ja taktsageduste õigeaegse dünaamilise skaleerimise eest. Eriti oluline on rõhutada, et võimsust ja taktsagedust hallatakse protsessori tuumade ja graafika tuumade puhul sõltumatult.

Turbo Boost tehnoloogia täiesti uus versioon on rakendatud, eriti tänu sellele toitehalduskontrollerile. Fakt on see, et olenevalt süsteemi hetkeseisust ja lahendatava ülesande keerukusest võimaldab Sandy Bridge'i mikroarhitektuur Turbo Boosti tehnoloogial protsessori tuumad ja integreeritud graafika "üle kellutada" tasemele, mis ületab oluliselt TDP-d üsna pika aja jooksul. kaua aega. Tõepoolest, miks mitte kasutada seda võimalust regulaarselt, kui jahutussüsteem on veel külm ja suudab eraldada rohkem soojust, kui see on juba soojendatud?

Lisaks asjaolule, et Turbo Boost tehnoloogia võimaldab teil nüüd regulaarselt kõiki nelja tuuma üle TDP piire "üle kellatada", väärib märkimist ka see, et Arrandale / Clarkdale'i kiipide graafikatuumade jõudlus ja soojusjuhtimine on tegelikult ainult sisseehitatud, kuid mitte täielikult protsessorisse integreeritud, tehti draiveri abil. Nüüd on Sandy Bridge arhitektuuris see protsess määratud ka PCU kontrollerile. Toitepinge ja sageduse juhtimissüsteemi selline tihe integreerimine võimaldas rakendada Turbo Boost tehnoloogia tööks palju agressiivsemaid stsenaariume, kui nii graafika kui ka kõik neli protsessori tuuma saavad vajadusel ja teatud tingimustel töötada. korraga kõrgendatud taktsagedustel TDP-st olulise ülemääraga, kuid ilma kõrvalmõjudeta.

Seda, kuidas Sandy Bridge'i protsessorites rakendatud Turbo Boost tehnoloogia uus versioon on suurepäraselt kirjeldatud septembris San Franciscos Inteli arendajafoorumil näidatud multimeediaesitluses. Allolev video, mis salvestab selle esitluse hetke, räägib teile Turbo Boostist kiiremini ja paremini kui mis tahes ümberjutustamine.

Kui tõhusalt see tehnoloogia masstoodetud protsessorites töötab, jääb alles näha, kuid see, mida Inteli eksperdid näitasid Sandy Bridge'i võimaluste suletud demonstreerimisel IDF-i päevadel San Franciscos, on lihtsalt hämmastav: nii taktsageduse tõus kui ka vastavalt protsessori ja graafika jõudlus võib samal ajal saavutada lihtsalt fantastilise taseme.

On teavet, et tavaliste jahutussüsteemide puhul on sellise Turbo Boosti ja TDP-i ületamise abil "ülekiirendamise" režiim BIOS-is piiratud 25 sekundiga. Aga mis siis, kui emaplaaditootjad suudavad mõne eksootilise jahutussüsteemiga tagada parema soojuse hajumise? Siit avanebki ülekiirendajate avar ...

Kõiki neljast Sandy Bridge'i tuumast saab vajaduse korral iseseisvalt seadistada madala energiatarbega režiimile ja graafika südamiku saab seadistada ka väga väikese energiatarbega režiimile. Rõngasiini ja L3 vahemälu ei saa nende muude ressursside vahel jaotuse tõttu keelata, kuid rõngassiinil on spetsiaalne ökonoomne ooterežiim, kui see pole laaditud, ja meile juba tuntud traditsiooniline kasutamata transistoride keelamise tehnoloogia, kasutatakse eelmiste mikroarhitektuuride L3 vahemälu jaoks. Seega tagavad mobiilsete personaalarvutite Sandy Bridge'i protsessorid aku toitel pika tööea.

Süsteemi agendi elementide hulka kuuluvad ka videoväljundi ja multimeedia riistvara dekodeerimise moodulid. Erinevalt oma eelkäijatest, kus riistvaraline dekodeerimine määrati graafika tuumale (selle võimalustest räägime järgmisel korral), kasutab uus arhitektuur multimeediumivoogude dekodeerimiseks eraldi, palju produktiivsemat ja ökonoomsemat moodulit ning seda ainult kodeerimise käigus ( multimeediumiandmete tihendamine, kasutatakse graafikatuuma varjundiüksuste ja L3 vahemälu võimalusi.

Vastavalt kaasaegsetele trendidele pakutakse 3D-sisu taasesituse tööriistu: riistvaramoodul dekodeerimine Sandy Bridge suudab hõlpsasti töödelda kahte sõltumatut MPEG2, VC1 või AVC voogu korraga Full HD eraldusvõimega.

Täna tutvusime Intel Core II mikroarhitektuuri uue põlvkonna tööpealkirjaga Sandy Bridge ülesehitusega, selgitasime välja selle süsteemi mitme põhielemendi ülesehituse ja tööpõhimõtte: ringbuss, L3 vahemälu ja süsteemiagent, mis sisaldab DDR3-mälukontrollerit, juhtmooduli toitu ja muid komponente.

See on aga vaid väike osa Sandy Bridge'i mikroarhitektuuris rakendatud uutest tehnoloogiatest ja ideedest, mitte vähem muljetavaldavad ja suuremahulised muudatused on mõjutanud protsessorituumade ja integreeritud arhitektuuri. graafikasüsteem. Nii et meie lugu Sandy Bridge'ist ei lõpe sellega – jätkub.

Ütleme kohe, et L1I ja L2 vahemälud pole palju muutunud - esimesel on assotsiatiivsus taas (nagu enne Nehalemi) saanud 8 ja teisel on viivitus veidi suurenenud. Tuumade olulisim muudatus vahemälude osas seisneb ligipääsus L1D-le, mis on nüüdseks muutunud 3-pordiliseks: eraldi lugemis- ja kirjutamisportidele on lisatud veel üks lugemisport. Lisaks, nagu juba mainitud, arvutab Nehalemi planeerijas 2. port lugemisaadressi ja teostab lugemise ise, 3. port arvutab kirjutusaadressi (ainult) ja 4. port teostab ise kirjutamise. SB-s saavad pordid 2 ja 3 nii arvutada mis tahes aadressi kui ka lugeda.

Tähelepanelik lugeja leiab kohe konksu: L1D-porte on 3 ja aadressigeneraatoreid 2. Kui vahetus ei ületa 16-baiti, on nende kehtestatud maksimaalne kiirus 32 baiti tsükli kohta (kas kaks lugemist või lugemist ja kirjutamist). Iga port teenindab 32-baidiseid toiminguid kahes tsüklis ja aadress arvutatakse konkreetne meeskond juhtub esimese ajal. Nii et kahe lugemise ja ühe kirjutamise jaoks on kahe tsükli jooksul vaja kolme aadressi – siis saab voogedastusvahetuse korral ühe kolmest nõutavast aadressist ette arvutada teine ​​meede eelmine 32-baidine toiming. Ainult sel viisil saame soovitud maksimumi 48 baiti / kella.

On üsna kummaline kompromiss: kolme 16-baidist toimingut tsükli kohta ei saa voos teha. Seevastu kahe 32-baidise vahetuse aadressid saab arvutada kella kohta, kuid isegi ühte 32-baidist lugemist kella kohta ei saa käivitada, kuna lugemisporte ei kombineerita. See tähendab, et meil ei jätku piisavalt AGU-sid (neid, mis asuvad pordis 2 ja 3), või siis pordide laiust või nende kombineerimise võimalust.

Nagu me teooriast teame, toimub vahemälu multiportimine enamasti mitte eksplitsiitselt, vaid kujuteldavalt, mitme panganduse abil. Kuid Nehalem rikkus seda reeglit, rakendades kõigi põhivahemälude jaoks 8-transistori bitirakke. Lisaks suuremale säästule (sellest lähemalt mikroarhitektuuri käsitlevas artiklis Intel Atom, mis samuti kasutab sellist skeemi), võimaldab see saada ka tõelise 2-pordi (lugemine + kirjutamine), mida kasutati L1D-s - saadaolevas 8 pangas polnud aadresside konflikte. SB-s on panku veel 8 ja porte on juba 3. Ilmselgelt on konfliktid vältimatud, kuid ainult loetud pordiaadresside vahel.

Iga L1D-pank on 8 baiti lai, moodustades koos stringi, nii et iga 16-baidine port kasutab joondatud juurdepääsu jaoks 1-2 panka ja joondamata juurdepääsu jaoks 2-3 panka. Näiteks 8-baidine lugemine, mis ületab 8-baidise piiri, kasutab kahte panka, nagu ka 16-baidine joondatud lugemine. SB-s tekib konflikt, kui vähemalt ühte ühe näidu jaoks vajalikest pankadest on vaja ka teisele, pealegi teisele reale juurdepääsuks. Viimane tähendab, et kui mõlema lugemise jaoks on vaja mitte ainult sama panka (panka), vaid ka selles (nendes) samu reanumbreid, siis konflikti ei teki, sest tegelik juurdepääs toimub üksi ja see teenindab mõlemat päringut . Nehalemis, kus on ainuke näit kella kohta, ei saanud see ilmselgelt olla.

Olles maininud joondamata juurdepääsu, räägime ka "patusematest" asjadest - vahemälu joone ületamine, mis maksab 5-tsüklilise trahvi, ja lehe piir (enamasti 4 KB), mille eest karistatakse keskmiselt 24 tsüklit ( olukord nõuab torujuhtme järjestamist). Veelgi enam, viimane number on vaevalt seletatav, sest TLB, nagu allpool näeme, on võimeline samaaegselt töötlema mõlemat külgnevat lehte - kuid isegi järjestikuse juurdepääsu korral ei saa kahekohalist numbrit saada ...

LSU

Muudatused LSU-s (L1D-kontrolleris, mida Intel pidevalt MOB-ks nimetab) pole vähem kui vahemälus endas. Alustame sellest, et lugemisjärjekord on kasvanud 48-lt 64-le ja kirjutamisjärjekord - 32-lt 36-le. Iga lahter on seotud ühe mopiga ja kirjutusjärjekord salvestab ka 32 baiti andmeid (see oli 16) . Lugemisjärjekord salvestab kõik lugemiskäsud, kuid korraga ei saa erinevates etappides töödelda rohkem kui 32 käsku. Tegelikult on need eraldi dispetšer ja planeerija, mille "ROB" salvestab 64 uops ja "reserveering" - 32. Kui lugemine on lõpetatud, eemaldatakse uop sellest broneeringust, kuid jääb lugemisjärjekorda, kuni see on pensionil. Kirjutamisjärjekord salvestab teavet kuni eelmiste käskude loobumiseni, kui on selge, et aadress, andmed ja käsu täitmise fakt on õiged, mis tähendab, et võite proovida seda vahemällu kirjutada. Kui katse õnnestub, lülitub plaadimopp välja, vabastades ruumi nii järjekorras kui ka ROB-is. Möödajäämise või muude probleemide korral salvestus viibib.

Nagu kõik kaasaegsed vahemälud, on ka L1D mitteblokeeriv – pärast möödalaskmist suudab see vastu võtta edasisi päringuid, täites samal ajal end laaditud andmetega. Vahemälu suudab isegi 3 möödalaskmist tsükli kohta üle elada. Samal ajal peetakse nii palju möödalaskmisi, kui palju on täitepuhvreid. SB-s, nagu ka tema eelkäijas, on L1D-l neid 10 ja L2-l 16. L1D ja L2 laisk kirjutamise poliitika tähendab, et muudetud rida jääb vahemällu kuni selle väljatõstmiseni, kuid teave selle muutmise fakti kohta ( kui andmed olid varem "värsked") saadetakse L3 vastava rea ​​siltidele.

L3 vahemälu

Füüsiliselt on L3 vahemälu endiselt hõivatud x86 tuumade arvuga. Nehalemis oli võimalus teha üks plaat Jaüks lugemine L3-st/kella kohta, kui need langesid erinevatesse pankadesse, kuna kogu vahemälu jaoks kasutati ühist lülitit ja kontrollerit. Nüüd on pankade korraldus teistsugune: saab teha rekordit või lugemist, aga igas pangas eraldi. Ja tk number kaasatud pankade arv on peaaegu alati võrdne tuumade arvuga (erandeid on seni leitud ainult 6-10-tuumaliste serverite Xeonide puhul, kus mõnel pankade mudelil on tuumade arvust 1 rohkem või vähem), see suurendab L3 tippvõimsust lineaarselt tuumade arvu suurenemisega. Arvestades, et see on jagatud kõigi tuumade ja GPU vahel, on see väga kasulik, kuna tuumade kaupa vahelejätmine on siiani olnud kõigi jagatud vahemälu peamine probleem.

Teine oluline muudatus L3-s on see, et see töötab täistuumasagedusel. Täpsemalt x86-tuumad. Täpsemalt nende töö (oma) hetkel, sest osa südamikke saab magada. Lisaks läbilaskevõime suurendamisele vähendab see ka viivitusi, mida loomulikult mõõdetakse tuumakellade järgi nende sagedusel. Ja nüüd (vt) SB-s langesid need 30%. Seda hoolimata asjaolust, et vahemälu sagedus ise pole 30% kasvanud. Põhjus on selles, et kui andmevoog ületab võimsust (loogiliste "0" ja "1" väärtuste poolest voltides) ja eriti sagedusalasid, tekib mitme tsükli pikkune viivitus tasemete teisendamiseks ja sobitamiseks. kella servad. SB-s sellist probleemi pole, sest L3 töötab sama pingega kui töötavad x86 südamikud (ei ole keelatud) ja kõigi aktiivselt laetud tuumade sagedus on alati sama (kaasa arvatud Turbo Boost tehnoloogia kasutamine) - ja see on täpselt sellel, et L3 sagedust reguleeritakse.

Tõsi, kõik võib olla huvitavam. Tähelepanelikul lugejal õnnestus märgata, et L2 vahemälu töötab poole sagedusega ja seetõttu kaotab 64-baidise pordi olemasolul pool PS-st. Ilmselt on selline otsus seotud mõistliku piisavuse ja 32 baiti / taktiga ning seetõttu saab kasutada säästlikumaid transistore, mis pealegi töötavad madalamal sagedusel. L3 kohta pole see kindlalt teada, kuid on mõistlik eeldada, et seal on olukord sama: kõrgel sagedusel töötavad ainult ringbussi pordikontrollerid, mis töötlevad igas pordis 32 baiti / takt (sellest lähemalt allpool), kuid vahemälu ise töötab 64-baidised stringid iga 2 tsükli järel.

Nagu Nehalemis, on iga L3 pank jagatud 512 KB ja 4 rajaga plokkideks. Enamikul Core i-seeria protsessoritel on neid plokke igas pangas 3 või 4. Becktoni ja Westmere-EX arhitektuuriga Xeoni serveri protsessoritel on 6, 8 või 10 südamikku ja L3 pangad, kuid viimaste suurus on suurendatud (kuni 3). MB) ja assotsiatiivsuse järgi (kuni 24), mis kõige kallimates CPU-des annab koguni 30 MB. SB jaoks on seni lubatud "ainult" 8-tuumalised Xeonid 20-suunalise L3-ga 20 MB eest.

Kunstkamera austajatele olgu lisatud, et Nehalemi arhitektuuri ainus esindaja, millel on üks töötav südamik (ja üks L3-pank 2 MB kohta), pole kummalisel kombel mitte mingi salaja välja antud ülieelarveline Celeron, vaid Xeon LC3518, mis on füüsiliselt tavaline 4-tuumaline Nehalem kolme (!) puudega südamiku ja nende pankadega. SB autorid valmistasid ette ka selliseid kurioosumeid - need on Celeron B ja Pentium B mudelid, kus 2 tuuma ja GPU moodustavad mitte 4, mitte 3, vaid 2 MB vahemälu koos assotsiatiivsusega poole võrra 8 teele.

Sarnaselt eelkäijale kasutavad SB tuumad CMOS-i loogikat aktiivsemalt kui dünaamilist, mis kajastub töö käigus tekkivate vigade sageduses. See eeldas võimsamate algoritmide ja koodide (ECC) juurutamist tuumade vahemällu, mis suudavad tuvastada ja parandada igas baidis 2-bitisi vigu ning tuvastada (kuid mitte parandada) 3-bitisi. Seni on CPU-d suutnud tuvastada kuni kaks vigast bitti ja ühe parandada, nõudes keskmiselt 1 ECC-bitti kaitstud baidi kohta. Uus kood, nõuab ilmselt vähemalt 1,5 bitti / bait – veidi hiljem saame seda kontrollida.

Ring buss

Mitte ainult meie tähelepanelik lugeja ei arvanud, kuidas ühendada L3 ja südamikud nii, et vahemälu PS kasvaks võrdeliselt pankade (ja seega ka tuumade) arvuga. See ringbuss, vastupidiselt Inteli väitele, ei ilmunud aga SB-s esimest korda. Lisaks erinevatele spetsialiseeritud protsessoritele (eriti mõnele GPU-le) ilmus see protsessorite hulgas üldiselt 9-tuumalises Sony / IBM Cell BE-s (2007). Inteli protsessorite jaoks võeti ringbuss kasutusele 8-tuumalise serveri Xeon Nehalem-EX seerias (2010), kust see sai väikeste muudatustega SB. Äsja välja antud serveril Westmere-EX (Xeon E7) on see ka olemas.

Igas suunas on venitatud 4 siini: päringud, kinnitused (toe jaoks) ja tegelikud andmed (laiused 32 baiti) - loomulikult on kõik kaitstud ECC-bittidega. Vahetusprotokoll on veidi muudetud ja täiendatud versioon QPI siinist, mida oleme harjunud nägema punkt-punkti interprocessorite siinina, sarnaselt HyperTransportile AMD protsessoris. Protsessori sees on ühendatud "punktid" agendid, millest igaühel on kaks paari siiniporte (mõlemas suunas vastuvõtvad ja edastavad) ja paar kliendi porte. Naaberagendeid ühendavad siiniühendused on ühendatud siiniühendustega. Tavaliselt on klientidel ühendatud kohalik x86 kernel ja kohalik L3 pank. 2/4-tuumalistes SB-des on aga üks äärmuslikest agentidest ühendatud ainult GPU-ga ja teine ​​ainult "süsteemiagendiga"; ka bussipordid on pooleldi kasutusel, sest nendes kohtades pöörab buss 180°, ühendades vastaslülid. 8-tuumalises serveris SB on 8 tavaagenti ja 4 lõpp-agenti, millest igaüks pöörab mõlema siini suunda 90°, kasutades kõiki siiniporte ja teenindab kumbagi ühte klient-kontrollerit: 2 mälu jaoks ja 2 välistele siinidele (QPI ja PCIe).

Kui päring saabub, räsib kohalik agent aadressi, et jaotada andmed ühtlaselt pankade vahel, määrab päringu suuna (välja arvatud juhul, kui seda on vaja edastada just seal – teises kliendipordis) ja ootab bussi vabastamist ( praegusel liiklusel on uue liikluse ees prioriteet). Igas tsüklis jälgib iga agent mõlema suuna vastuvõtuporte ja võrdleb vastuvõetud sõnumi sihtaadressi enda aadressiga: kui see ühtib, edastatakse sõnum ühte klientportidest. Vastasel juhul kantakse see väljundporti, et jõuda pärast tsüklit naaberagendi juurde. Kui tsükli ajal on väljundport vaba, lisab agent kas oma sõnumi (kui selle suuna jaoks on ootel sõnumeid) või saadab vaba siinisignaali järgmisele agendile.

Seega on siini tipp-SR pool kõigi agentide kasutatud siiniportide arvu (32 baiti) ja sageduse korrutisest. "Semi-" - kuna iga lingi jaoks on vaja 2 porti. Arvestades, et rõngas, nagu ka L3, töötab maksimaalsetel tuumsagedustel, on selle PS absoluutne maksimum väga suur: 4-tuumalise protsessori puhul sagedusel 3 GHz - 960 miljardit baiti / s (vastavalt "kuulsavale" harduse traditsioonile kettatootjad, nimetagem seda 960 GB /Koos:). Võrdluseks, Cell BE-s edastavad rõngad ka 32 baiti igas suunas, kuid ülekande kohta kulub 2 tsüklit, nii et see 9-tuumaline protsessor võidab umbes sama palju 960 GB / s 3 GHz juures.

Füüsiliselt on bussiühendused rajatud radadele kõrge tase signaali edastamiseks saadaval - 7. ja 8. Kattekihte kasutatakse ainult toiteallika ja padjandite jaoks. Veelgi enam, rajad läbivad L3 kaldaid ega võta omaette kohta. Selline seade võimaldab siini skaleerida lihtsalt agente ja linke kopeerides, mis on palju lihtsam kui kesklülitile täiendavate portide lisamine. Viimasel on aga eelis - otselülituse viivitus on palju väiksem kui transiidi oma. Kõrgema sageduse tõttu osutus SB L3 vahemälu siiski väiksema latentsusajaga kui Nehalemis.

Riistvara silumise tugi

Ringsiinist rääkides tasub mainida uut silumisfunktsiooni – Generic Debug eXternal Connection (GDXC). See võimaldab jälgida liikluse ja siini sünkroonimiskäske, suunates need ümber spetsiaalsesse protsessoriporti ühendatud välisesse loogikaanalüsaatorisse. Varem olid sellised peened tööriistad saadaval ainult emaplaaditootjatele (muidugi täieliku saladusega) ja arendajatele endile. Kuid GDXC on saadaval ka süsteemi programmeerijatele, mis teoreetiliselt peaks aitama vigu tabada ja videodraivereid optimeerida. Mis puutub "tavalistesse programmeerijatesse", siis igas tuumas on jõudlusloendurite ja sündmuste arvu suurenemine (6-lt 8-le) kindlasti kasulik.

Sidusus ja "tugi" OpenCL-i jaoks

Nehalem oli pärast Pentium 4-st esimene Inteli protsessor, mis muutis viimase (st 3.) taseme vahemälu muuga võrreldes kaasavaks. See tähendab, et mitme protsessoriga süsteemis on protsessoritel lihtsam jälgida erinevates vahemäludes hajutatud andmete koopiaid, mis on vajalik nende sidususe säilitamiseks. Selleks salvestavad L3 iga rea ​​sildid muuhulgas komplekti bitte, mis näitavad tuuma see Protsessorid, mille vahemällu see rida kopeeriti, samuti numbrid teised Protsessorid, mille vahemälus on ka selle koopia. Westmere-EXi puhul on selliste bittide arv ilmselt vähemalt 17 (10 tuuma + 7 "ülejäänud" CPU-d). Lisaks värskendati samal ajal standardset MESI koherentsusprotokolli MESIF-ile, sealhulgas 5. edasi-oleku olekule, võimaldades vastata teise CPU snoop-päringule (MESI-s võis iga CPU vastata, mis suurendas snoop-liiklust). AMD lähtus ka snoop-liikluse minimeerimisest, lisades oma Opteronidele 5. oleku Owned ja saades MOESI protokolli.

Kui mis tahes tuumast L3-le juurde pääsedes selgub, et soovitud string on vahemällu salvestatud mõne teise tuuma poolt (lihtsuse huvides eeldame, et see on üks) ja seda saab muuta, pääseb selle L1D ja L2 vahemälu juurde, et kontrollida selle voolutugevust. olek. Kontrolli nimetatakse "puhtaks", kui andmed olid terved, ja "määrdunud", kui seda muudetakse ja see nõuab kopeerimist taotlevale kernelile ja L3-le. SB-s põhjustab esimene juhtum viivitust 43 tsüklit ja teine ​​- 60. Mingil põhjusel on need dokumentatsioonis näidatud numbrid konstandid, kuigi need peaksid sõltuma ringbussi südamike vahelisest topoloogilisest kaugusest. Ja 17 tsükli erinevus on palju suurem kui 64 baidi edastamiseks vajalik 2 ...

Mis on SB-s L3 kaasamise poliitika seisukohalt uus, on see, et tuuma vahemälu andmete koopiate olemasolu bitid võtavad arvesse ka GPU-d. See tähendab, et programmi seisukohast saab GPU-d kasutada vektorina, töötades ühiste andmetega ühises aadressiruumis. Teoreetiliselt peaks sellele kaasa aitama OpenCL 1.1 tugi GPU-s, nagu Inteli graafikaarhitektuuri osakonna juht Thomas Piazza väitis. Mõned analüütikud kirjutasid aga kangekaelselt, et OpenCL-i SB-s ei toetata. Veel üks detektiiv? Jah, ja ta on lahti harutatud.

Teise ettevõtte esindaja sõnul on füüsiline tugi olemas, kuid draiveri kättesaamatuse tõttu kasutatakse selle aktiveerimisel siiski vaid x86-tuumalisi ressursse. Kui värskendus ilmub, kus kõik töötab, seda ei öeldud. Vähe ametlike kanalite kaudu vihjati, et juba enne seda GP kuidagi saab kasutada kaasprotsessorina. Kuid alles pärast vajaliku SDK (programmeerijate tööriistakomplekti) lõpetamist on GPU saadaval mitte "kuidagi", vaid inimlikult. :)

Andmetele juurdepääsu hõlbustamiseks on kogu protsessori aadressiruum jagatud kolmeks osaks: x86 tuumade, GPU ja mittesidusate andmete jaoks. GPU-sektsioon kasutab "nõrka" sidusust, et kiirendada draiveri kaudu programmiliselt läbiviidavaid kontrolle (eelkõige saadetakse andmed x86-sektsioonile sünkroonimisprotseduuride abil, mitte automaatselt). GPU kasutab mittesidusaid andmeid ka lõpptoiminguteks valmis kaadri mällu ülekandmiseks.

Igal teel L3-s on 3 bitti atribuute, mis näitavad, et nende ridade sisu kuulub ülaltoodud kolme jaotisesse nende mis tahes kombinatsioonis. Kuid partitsioonide sidususe säilitamise kulude minimeerimiseks rakendatakse protokolle ja ühenduvuse semantikat (igas neist erinev) ainult siis, kui see on selgesõnaliselt nõutav – st kui mitme partitsiooni jaoks ühiseks märgitud ala on vahemällu salvestatud ühte teed.

Ja

Süsteemiagent on see osa "ekstrakernelist", mis saadakse pärast L3 vahemälu ja GPU mahaarvamist. See on see, mis jääb:

• arbiter oma ringbussi pordiga – vahetab andmevooge agendi teiste osade vahel;
• silumise siini port GDXC;
• QPI siinikontroller (1-2 ühendust 25,6, 28,8 või 32 GB / s jaoks) - ilmselgelt ainult serverimudelites;
• siinikontroller PCIe 2.0 (on 1 ) või 3.0 (2 GPU / s, ainult Xeoni jaoks) - olenevalt mudelist võib see olla 16-, 20-, 24- ja 40-rajaline ning võimaldab erinevaid ühendusskeeme rajad: enamlevinud 20-ribaliste mudelite jaoks on x16 + x4 (ainult see valik on saadaval enamiku mobiilsete SB-de jaoks), x8 + x8 + x4 ja x8 + x4 + x4 + x4 (ainult noorematele Xeonidele);
• siinikontroller 2.0 - PCH-ga (kiibistikuga) ühendamiseks: tegelikult kahekordistas veidi muudetud 4-rajaline PCIe kanal võrreldes versiooniga 1.0 (Nehalemis ja Atomis) PS-i kahekordistas 4 GB / s (summa mõlemas suunas );
• "Flexible Display Interconnect" (FDI) - port ekraanide füüsiliste liideste kontrolleriga ühendamiseks kiibistiku osana, mis on samuti ümber kujundatud PCIe-st;
• video (de)kodeerimise kiirendi;
• mälukontroller;
• programmeeritav toitekontroller (Power control unit, PCU) oma püsivaraga.

Kõige huvitavamad on siin viimased 3 punkti. Videokiirendi jätame aga graafilise osa ülevaatamiseks, räägime kohe ICP-st. See toetab 2-4 mälukanalit kuni DDR3-1600 (mälu ribalaiusega 12,8 GB/s kanali kohta), kuid ainult 2 DDR3-1333 kanalit lauaarvutite ja mobiilsete protsessorite jaoks. Igal kanalil on eraldi ressursid ja see teenindab päringuid iseseisvalt. ICP-l on korrast ära operatsioonide planeerija (!), mis maksimeerib ribalaiust, minimeerides samal ajal viivitusi. Lisaks ilmus isegi Xeoni Nehalemi versioonides SMI-tehnoloogia (Scalable Memory Interconnect, scalable memory interconnect), kasutades pistikprogrammi SMB-d (skaleeritav mälupuhver, analoogne FB-DIMM-i AMB puhvriga, kuid ei asu moodulis, aga edasi süsteemiplaat). Puhver on ühendatud kiire jadasiiniga protsessori ICP kanaliga ja võimaldab ühendada suurema hulga mooduleid kokku kui otse protsessoriga. Tõsi, see halvendab nii viivitusi kui ka mälu sagedust.

Igal kanalil on 32-realine kirjutuspuhver ja kirjutamine loetakse lõpetatuks kohe, kui andmed puhvrisse sisenevad. Kummalisel kombel ei ole see puhver hõivatud, mistõttu osalisi kirjutamisi (kui tervet rida ei värskendata) töödeldakse ebaefektiivselt, kuna need nõuavad lugemist vana koopia read. See on kummaline, arvestades, et tänapäevased mälukiibid võtavad kirjutusbitmaski arvesse mitte ainult üksikute 8-baidiste sõnade puhul (mida on 8 rea kohta), vaid ka sõnades baite, kuna rea ​​muutmata ja uuendatud osade kombinatsioon on tehtud mälukiibi sees, mitte ICP-s. Kuid SB-s võib ICP (nagu ka vahemälu) sisaldada täiustatud ECC meetodeid ja selleks tuleb isegi osaliselt uuendatud rida ECC ümberarvutamiseks täielikult läbi lugeda. Pealegi töötab see reegel isegi tavamälu kasutamisel, aga ka enamikes mobiilimudelites, kus ECC-mälu üldse ei toetata. 2.0

Süsteemi agendi toitekontroller vastutab korraga 3 funktsiooni eest - kaitse ülekuumenemise eest, energiasääst ja automaatne kiirendamine (selles järjekorras lisati need koos x86 CPU arenguga). Inteli protsessorite viimane üksus on tuntud kui Turbo Boost (TB) tehnoloogia. Selle värskendatud versioon on programmi üks peamisi tipphetki, sest nõrgalt paralleelseeritavate programmide puhul suudab see kiirendada mitte vähem kui kõik tuumade arhitektuurilised täiustused.

Tuletame meelde, et TB jälgib kristalli erinevate osade voolusagedusi, toitepingeid, voolusid ja temperatuure, et teha kindlaks, kas töösüdamike sagedust on võimalik järgmise kordaja astme võrra suurendada (x86 tuumade ja GPU-de puhul eraldi). See võtab arvesse kõigi ülaltoodud parameetrite piiranguid. TB 2. versiooni peamine uudsus on sageduste täiendav tõus, mis ilmneb vahetult pärast kõigi või enamiku tuumade tegevusetusperioodi ja on tingitud süsteemi "CPU + jahutusradiaator" termilisest inertsist. Ilmselgelt saavutab kristalli temperatuur koormuse sisselülitamisel ja soojuse eraldumise puhangu korral teatud väärtuse mitte koheselt, vaid sujuvalt ja aeglustades. Seega, kui praegune temperatuur ei ole veel kriitiline ja muude parameetrite jaoks on ka varu, tõstab kontroller kordajat veidi, suurendades veidi energiatarbimist ja vabanemist ning veidi suurendades kasvumäär temperatuuri. Muide, Intel demonstreeris 4-tuumalise SB stabiilset tööd sagedusel 4,9 GHz koos õhkjahutusega ...

Roheline punktiirjoon näitab sagedust ja punane punktiir näitab temperatuuri. Külgribal - tüüpiline koormus koduarvuti protsessorile.

Sõltuvalt jahuti kvaliteedist ja BIOS-i poliitikast ventilaatori kiiruse reguleerimiseks erinevatel temperatuuridel, tarbib protsessor esimesed 10-25 sekundit pärast suhteliselt pikka tühikäiguperioodi rohkem TDP-d ja hõivatud tuumad peaksid teoreetiliselt töötama kõrgematel sagedustel. kui Westmere'i protsessor samadel asjaoludel. Niipea, kui temperatuur tõuseb kriitilise punktini, väheneb sagedus tavapärase "turbo" väärtuseni - see vähendab soojuse eraldumist TDP-ni ja temperatuuri tõus peatub. Kasu seisneb selles, et mõne sekundi jooksul töötab süsteem veidi kiiremini kui Turbo Boost 1.0 puhul. See tähendab, et tehnoloogia teine ​​versioon on "turbolaaduriga turboboost". Siit on selge, milliste stsenaariumide jaoks see on mõeldud - mitme lõime jaoks halvasti optimeeritud programmide perioodiline käivitamine, nende ülesande kiire lahendamine ja süsteemi taas mitmeks minutiks jõudeolekusse viimine. Kodus ja kontoris töö – tüüpiline olukord.

Ärge unustage, et nüüd on x86 tuumade kordaja iga samm 100 MHz, mitte 133, nii et te ei saa SB ja Nehalemi "turbo valemeid" otseselt võrrelda. GPU puhul on samm 50 MHz ja ICP puhul - 266 (maksimaalselt - 2166, ei kiirenda automaatselt). Baassageduseks võetakse DMI siini sagedus, millest tõrjutakse kogu süsteemi ülejäänud sagedused. Kuid just sel põhjusel tuleb see lihtsalt jätta standardsele 100 MHz-le ja kui juba ülekiirendamisega tegelete, siis ainult kordajate kaudu. Muide, eraldi kellageneraatorit pole enam vaja ja see on olemas ainult kallitel "overclocker" plaatidel, samas kui ülejäänud muutuvad veidi odavamaks ja lihtsamaks.

Tavaliselt on lõunasilla kell ühendatud mitme silla jaoturiga ja DMI siini kaudu CPU-ga koos selle erinevate kordajatega ...

... Kuid kallites plaatides paneb väline generaator kõike kella.

Tähtaeg võrgu topoloogia viitab sellele, kuidas arvutid on võrku ühendatud. Võite kuulda ka teisi nimesid - võrgu struktuur või võrgu konfiguratsioon (See on sama). Lisaks sisaldab topoloogia mõiste palju reegleid, mis määravad arvutite paigutuse, kaabli paigaldamise meetodid, ühendusseadmete paigutamise meetodid ja palju muud. Tänaseks on moodustatud ja lahendatud mitu põhitopoloogiat. Nendest võib märkida rehv”, “ring"Ja" täht”.

Siini topoloogia

Topoloogia rehv (või nagu seda sageli nimetatakse ühine buss või maanteel ) eeldab ühe kaabli kasutamist, millega on ühendatud kõik tööjaamad. Ühist kaablit kasutavad kordamööda kõik jaamad. Kõik üksikute tööjaamade saadetud sõnumid võtavad vastu ja kuulavad ära kõik teised võrku ühendatud arvutid. Sellest voost valib iga tööjaam ainult talle adresseeritud sõnumid.

Siini topoloogia eelised:

• seadistamise lihtsus;
• paigaldamise suhteline lihtsus ja madal hind, kui kõik tööjaamad asuvad läheduses;
• ühe või mitme tööjaama rike ei mõjuta kogu võrgu tööd.

Siini topoloogia puudused:

• siini rikked kõikjal (kaabli katkemine, võrgupistiku rike) viivad võrgu töövõimetuseni;
• raskused tõrkeotsingul;
• madal jõudlus - igal ajahetkel saab andmeid võrku edastada ainult üks arvuti, tööjaamade arvu suurenemisega ja võrgu jõudluse langusega;
• halb mastaapsus - uute tööjaamade lisamiseks on vaja olemasoleva bussi sektsioone välja vahetada.

Kohalikud võrgud ehitati üles vastavalt "bussi" topoloogiale koaksiaalkaabel. Sel juhul toimisid T-pistikutega ühendatud koaksiaalkaabli segmendid siinina. Buss viidi läbi kõik ruumid ja läheneti igale arvutile. T-pistiku külgmine väljund sisestati võrgukaardi konnektorisse. See nägi välja järgmine: Nüüd on sellised võrgud lootusetult vananenud ja kõikjal asendatud keerdpaar-tähega, kuid all olevad seadmed koaksiaalkaabel võib mõnes ettevõttes endiselt näha.

Topoloogia "rõngas"

Sõrmus - See on kohaliku võrgu topoloogia, milles tööjaamad on üksteisega järjestikku ühendatud, moodustades suletud ringi. Andmed edastatakse ühest tööjaamast teise ühes suunas (ringi). Iga arvuti toimib repiiterina, edastades teateid järgmisele arvutile, st. andmed edastatakse ühest arvutist teise justkui relee teel. Kui arvuti võtab vastu teisele arvutile mõeldud andmeid, edastab ta need mööda ringi edasi, vastasel juhul neid edasi ei edastata.

Rõnga topoloogia eelised:

• paigaldamise lihtsus;
• lisavarustuse peaaegu täielik puudumine;
• stabiilse töö võimalus ilma andmeedastuskiiruse olulise languseta võrgu intensiivse laadimise ajal.

Kuid "rõngal" on ka olulisi puudusi:

• iga tööjaam peab aktiivselt osalema teabe edastamises; vähemalt ühe neist rikke või kaabli katkemise korral peatub kogu võrgu töö;
• uue tööjaama ühendamine nõuab lühiajalist võrgu väljalülitamist, kuna uue arvuti installimise ajal peab rõngas olema avatud;
• konfigureerimise ja kohandamise keerukus;
• raskused tõrkeotsingul.

Ringvõrgu topoloogiat kasutatakse harva. See on leidnud oma peamise rakenduse aastal kiudoptilised võrgud token ring standard.

Tähe topoloogia

Täht on kohaliku võrgu topoloogia, kus iga tööjaam on ühendatud keskseadmega (lüliti või ruuter). Keskseade juhib pakettide liikumist võrgus. Iga arvuti läbi võrgukaartühendatud lülitiga eraldi kaabliga. Vajadusel saate kombineerida mitu tähttopoloogiaga võrku - selle tulemusena saate võrgukonfiguratsiooni puutaoline topoloogia. Puu topoloogia on suurettevõtetes tavaline. Selles artiklis me seda üksikasjalikult ei käsitle.

Tähetopoloogiast on saanud peamine ehituses kohalikud võrgud. See juhtus selle paljude eeliste tõttu:

• ühe tööjaama rike või selle kaabli kahjustus ei mõjuta kogu võrgu kui terviku tööd;
• suurepärane mastaapsus: uue tööjaama ühendamiseks piisab lülitist eraldi kaabli paigaldamisest;
• lihtne tõrkeotsing ja võrgukatkestused;
• suur jõudlus;
• seadistamise ja haldamise lihtsus;
• lisavarustus on hõlpsasti võrku integreeritav.

Kuid nagu iga topoloogia, pole ka tähel puudused:

• kesklüliti rike toob kaasa kogu võrgu töövõimetuse;
• lisakulud võrguseadmetele - seade, millega ühendatakse kõik võrguarvutid (lüliti);
• tööjaamade arv on piiratud kesklüliti portide arvuga.

Täht – levinuim topoloogia juhtmega ja traadita võrgud. Tähetopoloogia näide on keerdpaarkaabelvõrk, mille keskseadmeks on lüliti. Neid võrgustikke leidub enamikus organisatsioonides.

Sandy Bridge GPU võimalused on üldiselt võrreldavad eelmise põlvkonna sarnaste omadega Inteli lahendused, välja arvatud see, et nüüd on lisaks DirectX 10 võimalustele lisatud DirectX 10.1 tugi, mitte oodatud DirectX 11 toe. Seetõttu ei piirdu paljud OpenGL-i toega rakendused riistvara ühilduvusega ainult 3. versiooniga. selle tasuta API spetsifikatsioon.

Sellegipoolest on Sandy Bridge'i graafikas palju uuendusi ja need on peamiselt suunatud jõudluse suurendamisele 3D-graafikaga töötamisel.

Põhirõhk uue graafikatuuma väljatöötamisel oli Inteli esindajate sõnul pandud riistvara võimaluste maksimaalsele ärakasutamisele 3D-funktsioonide arvutamisel ja sama ka meediumiandmete töötlemisel. See lähenemine erineb radikaalselt täielikult programmeeritavast riistvaramudelist, mille on võtnud kasutusele näiteks NVIDIA või Intel ise Larrabee arendamiseks (välja arvatud tekstuuriüksused).

Sandy Bridge'i juurutamisel on aga programmeeritavast paindlikkusest kõrvalekaldumisel vaieldamatud eelised, mille tõttu saavutatakse integreeritud graafika jaoks olulisemad eelised toimingute sooritamisel väiksema latentsusaja, parema jõudluse näol energiatarbimise säästmise taustal, lihtsustatud draiveri programmeerimismudel ja, mis kõige tähtsam, graafikamooduli füüsilise suuruse salvestamine.

Sandy Bridge'i programmeeritavaid täitmisvarjurite graafikaüksusi, mida Intelis (EU) traditsiooniliselt nimetatakse täitmisüksusteks, iseloomustavad suurenenud registrifailide suurused, mis võimaldab saavutada keerukate varjundite tõhusa täitmise. Samuti on uutes täitmisüksustes rakendatud hargnemise optimeerimist, et saavutada käivitatavate käskude parem paralleelsus.

Üldiselt on Inteli esindajate sõnul uutel täitmisüksustel kaks korda suurem ribalaius võrreldes eelmise põlvkonna integreeritud graafikaga ja transtsendentaalsete arvudega (trigonomeetria, naturaallogaritmid jne) arvutuste jõudlus, kuna rõhuasetus on mudeli riistvaraline arvutusvõime suureneb 4-20 korda.

Sisemine käsukomplekt, mida on Sandy Bridge'is tugevdatud mitmete uutega, võimaldab enamiku DirectX 10 API käskudest üks-ühele levitada, nagu see on CISC arhitektuuri puhul, mille tulemuseks on oluliselt suurem jõudlus sama kella kiirus.

Kiire juurdepääs kiire helisiini kaudu hajutatud L3 vahemällu koos dünaamiliselt konfigureeritava segmenteerimisega võimaldab teil vähendada latentsust, suurendada jõudlust ja samal ajal vähendada GPU juurdepääsu sagedust RAM-ile.

Ring buss

Kogu Inteli protsessorite mikroarhitektuuri moderniseerimise ajalugu viimastel aastatel on lahutamatult seotud üha suurema hulga moodulite ja funktsioonide järjestikuse integreerimisega ühte kiibi, mis varem asusid väljaspool protsessorit: kiibistikus, emaplaadil jne. Seetõttu kasvasid protsessori jõudluse ja kiibi integreerimise astme kasvades sisemiste ühendussiinide ribalaiuse nõuded kiiremini. Esialgu oli isegi pärast graafikakiibi kasutuselevõttu Arrandale/Clarkdale kiibiarhitektuuri võimalik hakkama saada tavapärase risttopoloogiaga komponentidevaheliste siinidega - sellest piisas.

Sellise topoloogia efektiivsus on aga kõrge vaid vähese arvu komponentide puhul, mis osalevad andmevahetuses. Sandy Bridge'i mikroarhitektuuris otsustasid arendajad süsteemi üldise jõudluse parandamiseks kasutada 256-bitise ühenduse siini ringtopoloogiat (joonis 6.1), mis on tehtud QPI (QuickPath Interconnect) uue versiooni alusel. ) tehnoloogia, mida on laiendatud, täiustatud ja esmakordselt rakendatud Nehalemi serverikiibi arhitektuuris - EX (Xeon 7500), samuti kavandatud kasutamiseks koos Larrabee kiibi arhitektuuriga.

Rõngassiin (Ring Interconnect) Sandy Bridge'i arhitektuuri töölaua- ja mobiilsüsteemide versioonis on mõeldud andmete vahetamiseks kuue kiibi põhikomponendi vahel: neli x86 protsessorituuma, graafikatuum, L3 vahemälu, nüüd nimetatakse seda nn. LLC (viimase taseme vahemälu) ja süsteemiagent. Siin koosneb neljast 32-baidisest helinast: andmesiin (Data Ring), päringusiin (Request Ring), oleku jälgimise siin (Snoop Ring) ja kinnitussiin (Acknowledge Ring), praktikas võimaldab see tegelikult juurdepääsu jagada 64-baidise liidese viimase taseme vahemälu kaheks erinevaks paketiks. Siine juhitakse hajutatud arbitraažisideprotokolli abil, samas kui päringud konveiereeritakse protsessori tuumade taktsagedusel, mis annab arhitektuurile kiirendamise ajal täiendavat paindlikkust. Ringsiinide jõudlus on hinnatud 96 GB sekundis ühenduse kohta sagedusel 3 GHz, mis on neli korda kiirem kui eelmise põlvkonna Inteli protsessoritel.

Joonis 6.1. Ringbuss (Ring Interconnect)

Rõnga topoloogia ja siini korraldus tagavad taotluste töötlemise minimaalse latentsuse, maksimaalse jõudluse ja suurepärase tehnoloogia skaleeritavuse erineva arvu tuumade ja muude komponentidega kiibiversioonide jaoks. Ettevõtte esindajate sõnul saab tulevikus ringbussiga "ühendada" kuni 20 protsessorituuma kiibi kohta ja selline ümberkujundamine, nagu aru saate, saab teha väga kiiresti, paindliku ja kiire vastuse vormis. praegustele turuvajadustele. Lisaks paikneb rõngassiin füüsiliselt otse ülemises metalliseerimiskihis L3 vahemäluplokkide kohal, mis lihtsustab disaini paigutust ja võimaldab muuta kiipi kompaktsemaks.

Rõngas rehv. See koosneb joodetud rõngastest, mis katavad hambaid vestibulaarsest küljest riba kujul ja paikneb krooni oklusaalses osas lõikeservale lähemal (joon. 26). Keelepoolel rõngas laieneb ja katab hambatuberkli. Rõngad valmistatakse tavaliselt sepistatud kroonidest, kuid sellise rehvi variandiks võib olla ka ühes tükis konstruktsioon. Hammaste ettevalmistamisel poleeritakse hammastevahelised kontaktpunktid stantsitud krooni paksuseks kuni rõnga alumise servani. Selleks märgitakse esmalt keemilise pliiatsiga diagnostilisele mudelile rõngaste piirid, mis on edaspidi hammaste ettevalmistamise juhiseks. Üksteise vastas olevate kontaktpindade eraldamine toimub kahe rõnga paksuse ulatuses. Lõikeserv jäetakse lahti ja see asjaolu nõuab selle lahase kasutamise näidustuste määramisel erilist hoolt. Lõikeserva poolelt suletud hammaste väljendunud vertikaalne liikuvus võib põhjustada tsemendi resorptsiooni ja lahase fikseerimise katkemist. Lisaks on alumiste eesmiste lõikehammaste väljendunud anatoomilise kujuga vaja lihvida üsna märkimisväärset kõvade kudede kihti kontaktpindadest kuni rõnga alumise servani, mis muudab tembeldatud rõnga kontaktpindade taastamise keeruliseks. tühi ja vähendab rõnga täpsust hamba pinnale. See võib olla ka fikseeriva tsemendi resorptsiooni ja kaariese tekke põhjuseks.

Bussi tehnoloogia on järgmine. Esimesel visiidil tuleks pärast põhjalikku uurimist ja splintmisplaani koostamist võtta jäljendid alginaatmassiga diagnostiliste kipsimudelite valmistamiseks. Rööpmeetris määratakse piirijoone topograafia, liigendis fikseeritakse mudelid ja rakendatakse ringrehvi muster. Samal mudelil tehakse splinthammaste fantoompreparaadid. Järgmisel visiidil valmistatakse hambad ette anesteesia all, järgides rangelt fantoompreparaadi piire. Sõrmuste valmistamiseks võetakse jäljend taas alginaatmassi abil. Topeltjälje võtmine parodondihaigusega patsientidel võib olla keeruline üksikute hammaste liikuvuse ja nende eemaldamise ohu tõttu. Saadud muljete põhjal valatakse kipsist töötavad mudelid, millest valmistatakse tulevaste rõngaste jaoks stantsitud toorikud. Saadud stantsitud kroonidest valmistatakse sõrmused, mida kontrollitakse patsiendi suuõõnes ja kui need vastavad nõuetele, võetakse nendega jäljend sõrmuste ülekandmiseks kipsmudelile. Enne jäljendi võtmist puhastatakse üksteise vastas olevate rõngaste kontaktpinnad katlakivist rõngaste järgnevaks jootmiseks kipsmudelil ilma nende eelneva eemaldamiseta, mis tagab nende suhtelise asendi täpsuse rehvi valmistamisel. Valmis rehv pärast rõngaste jootmist pleegitatakse, poleeritakse ja kinnitatakse patsiendi suhu spetsiaalsete tsementidega.

Rõngaslaha puudused on järgmised: 1 - looduslike hammaste esteetika rikkumine, millest osa on kaetud metallrõngaga; 2 - joodise olemasolu põhjustab sageli selle oksüdeerumist ja värvimuutust tumenemise kujul, eriti sageli täheldatakse seda maomahla suurenenud happesusega patsientidel; 3 - vertikaalse koormuse korral splinting-efekt puudub; 4 - rehv nõuab suukaudse vedeliku mõjule väga vastupidavate tsementide kasutamist (kui see tingimus ei ole täidetud, on hammaste lagunemise oht ja rehvi fikseerimise rikkumine).

Riis. 26. Rõngasrehv: a - vaade labiaalküljelt; b - vaade keeleküljelt; c - sõrmuse üldvaade; d - hammaste ettevalmistamise skeem: punktiirjoon tähistab rõnga serva; vasakul on näha kõvade kudede liigset eemaldamist kontaktpinnalt; paremal - õige ettevalmistus, kui rõnga alumise piiri kohal väljaulatuvad kõvad koed eemaldatakse täpselt näidatud suunas punktiirjoon; e, f - ettevalmistusveerised (eest ja pealtvaade)

Poolrõngas rehv. Struktuurselt on rehv ehitatud samal põhimõttel nagu rõngas. Kuid lahase esteetiliste omaduste parandamiseks eemaldatakse häbemepoolse rõnga keskosa ja seeläbi vabastatakse hamba vestibulaarpind selle keskosas metallist (joon. 27). Seega jäävad häbemepinnale lühikesed õlad paelklambrite kujul, kattes hambad täielikult keelepoolselt ja osaliselt vestibulaarselt küljelt. Parim lahase efekt saavutatakse, kui lahasse on kaasatud täielikud toetavad kroonid, mis katavad äärmised hambad – kihvad. Tehnoloogilisest aspektist on rehv kõige otstarbekam ühes tükis valatud konstruktsiooni valmistamisel, kuna stantsitud poolrõngastel puudub lahastamiseks vajalik jäikus. Lisaks on praeguseks saanud võimalikuks valatud poolrõngad katta dekoratiivmaterjali - keraamikaga, mis muudab rehvi esteetilises mõttes väga soodsaks.

Riis. 27. Poolringikujuline selg: a - vaade vestibulaarsest küljest; b - vaade keeleküljelt

Korgiga rehv. Jootekorkide süsteem, mis katab lõikeserva, hamba kontaktpindu ja hambatuberkuliini ulatuval keelepinnal, on tähistatud korgilahasena (joonis 28). Lõikeserv ja kontaktpinnad on ette valmistatud vastavalt korgi paksusele. Labiaalsel küljel võib korgi serv asuda hamba kõvade kudede peal või lõppeda spetsiaalselt moodustatud serval. Eelistatav on teine ​​variant, kuna korgi serv osutub asetsevat sellega külgnevate kõvade kudedega samal tasemel, st samal tasemel. Esimeses variandis tunnevad patsiendid sageli korgi serva, see võib vigastada ümbritsevat suuõõne liikuvat limaskesta ja nõuab volti tekkimist, kui korgi serv läheb hamba kõvadesse kudedesse. Korke saab valmistada kahel viisil: 1) stantsitud kroonidest, 2) massiivselt valatult. Teist varianti peetakse täiuslikumaks, kuna kogu lahasstruktuuri täpsus suureneb, mis tähendab, et selle laastumisefekt suureneb ja lisaks on võimalik valatud konstruktsiooni spoonida keraamikaga. Parema stabiilsuse huvides on lahas kombineeritud täiskroonidega (metall-akrüül või metallkeraamika), kattes kõige stabiilsemad hambad - purihambad või eespurihambad. Tootmisjärjekord on sama, mis rõngakujulise rehvi valmistamisel.

Riis. 28. Korkrehv: a - vaade labiaalküljelt; b - vaade keeleküljelt; c - korgi lahase all eemaldatav kõvade kudede kiht; g - tembeldatud kork; e - valatud korgi ettevalmistamine; c - valatud korgikujundus koos intsisaalse voodriga

Elutähtsatel hammastel kasutatavatel rehvidel on üks peamine eelis – säilib pulbi elujõulisus, mis tähendab, et ei teki tingimusi parodondi kudedes reaktiivsuse muutumiseks. Kuid sageli nõuab pulbi läheduse tõttu, eriti osa hammaste lõike- ja närimispindade kustutamisel, keeruka lahase konstruktsiooni kasutamine, mis nõuab sügavate aukude moodustamist, hammaste eelnevat depulpatsiooni. Loomulikult on väljatõmbunud hammaste olemasolul lahaste valmistamine oluliselt hõlbustatud. Allpool käsitleme täpselt selliseid kujundusi, mida kasutatakse dsvitaliseeritud hammastel.

Mitte-eemaldatavate rehvikonstruktsioonide kasutamisel tuleks rangelt järgida rehvide otsustava serva lähedal asuva serva paigutamise reegleid. Viimast ei tohiks rehv vigastada. Selleks tuleks krooni serv minimaalselt igemesoonesse sukeldada ning võimaliku surve igemele vältimiseks kasutada hammaste ettevalmistamise meetodit, mille serv on peaaegu sellega samal tasemel. Säästlik suhtumine haigesse parodondisse mitteeemaldatavate lahaste kasutamisel mõjutab soodsalt parodondi haiguse kulgu ega ole takistuseks konservatiivsele ja kirurgilisele ravile. Peale selle on jäljendite saamise meetod oluline sihtserva vigastamise vältimise seisukohalt. Peame sel juhul kõige optimaalsemaks jäljendite võtmist lahasstruktuuride valmistamiseks kõige elastsemate alginaatmaterjalidega, mis võimaldavad liikuvate hammaste korral vältida hammaste juhuslikku eemaldamist koos jäljendiga. Erikirjanduses leitud soovitused võtta silikoonjäljendimaterjalide abil kahekihilisi jäljendeid isegi eelneva splinitusega, nagu vaatlused näitavad, ei ole vastuvõetavad, kuna kahekihiliste jäljendite eemaldamine võib olla liikuvate hammaste eemaldamise põhjuseks.

EEMALDATAVAD REHVID

Hammaste lahastamise küsimuses on erinevaid seisukohti. Mõned autorid peavad mitte-eemaldatavate lahaste valdavat kasutamist õigustatuks, teised aga vastupidi eelistavad eemaldatavaid lahasid ja eemaldatavate proteeside lahastruktuure. Lisaks saab eemaldatavate struktuuridega lahast kasutada nii terve hambumuse kui ka osalise hammaste kaotuse korral.

Kui väljavõetud hambad on vaja asendada tehishammastega, saab eemaldatava lahase taastamise teostada kogu konstruktsiooni välja vahetamata.

Eemaldatavad lahased tagavad usaldusväärse stabiliseerimise eelkõige vestibulo-oraalses ja mesio-distaalses suunas. See välistab vajaduse radikaalse hammaste ettevalmistuse järele, loob head tingimused hügieeniliseks hoolduseks ning meditsiiniliseks ja kirurgiliseks raviks nii ettevalmistusperioodil kui ka eemaldatava lahasstruktuuri kasutamise käigus.

Periodontaalsete haiguste ortopeedilises ravis eemaldatavate lahaste abil on soovitatav eristada kahte patsientide rühma:

terve hambumusega; hammaste osaline kaotus.

Eemaldatav Elbrechti lahas. Lahast kasutatakse säilinud hammastega ja see on ehitatud vastavalt mitmelüliliste klambrite tüübile, mis tagavad hammaste immobiliseerimise horisontaaltasapinnas, jättes need kaitsmata närimisel tekkiva vertikaalse koormuse eest. Klambrite, hambumuspatjade ja vestibulaarse küünisega sarnanevate protsesside elemendid võimaldavad saavutada hea splinting efekti.

Riis. 44. Eemaldatav Elbrechti rehv: a - Elbrechti rehv (selgitus tekstis); b - mitmelülilise (pideva) klambri variandid: 1 - pisarakujulise klambri kõrge asend (keelepinna ülaosas); 2 - klambri asukoht keelepinna keskosas; 3 - klambri madal asend (keelepinna igemepooles); 4 - lukk laia riba kujul

Eemaldatav lahas dento-alveolaarsete klambritega vastavalt V.N. Kopeikin. Elbrechti eemaldatavat lahast muutis V.N. Kopeikipym, kes soovitas kasutada Roachi T-kujulisi klambreid, et parandada kinnipidamisomadusi ja saavutada parem esteetiline efekt. Selle kujundusega mitmelülilised klambrid on karvane igemeserva all ja paiknevad kaare kujul eesmiste lõualuude alveolaarsete protsesside kallakul vestibulaarsest ja keelelisest küljest. Nendest iga esihamba juurde väljuvad T-kujulised klambrid, mille õlad asuvad allalõike tsoonides. Lahast võib soovitada stabiilsetele või liikuvatele 0-1 kraadi esihammastele, kui kinnihoidvate T-kujuliste klambrite lahastavad omadused ei avalda haigele parodondile kahjulikku mõju (joonis 45). Selleks on vaja asetada T-kujuliste klambrite õlad selliselt, et need jääksid väljapoole allalõiketsooni. Splini kinnitusomadused tagatakse see, kui asetatakse alalõike tsooni need valatud klambrite õlad, mis asuvad stabiilsetel hammastel, millel on kõige vähem mõjutatud parodont. See tiib, nagu kõik muud tahked konstruktsioonid, tuleb valada tulekindlate mudelite abil. Eemaldatavat Elbrechti lahast saab tugevdada kaaredega, mis paiknevad alalõua alveolaarprotsessi nõlva keelepinnal või ülemise suulae võlvkel (joonis a, b). Kui sellist lahasstruktuuri kasutatakse ainult tagumiste hammaste lahastamiseks, saavutatakse ekstrasagitaalne stabiliseerumine (joonis c, d).

Riis. Alumise (a) ja ülemise lõualuu (b) jaoks kaarega tugevdatud eemaldatavad lahased. Splint disain parasagitaalse stabiliseerimise loomiseks: c - mudelil; d - rehvi üldvaade

Riis. M. Valatud suukaitsega eemaldatav teravik esihammastele: a - kipsmudelil; b - eemaldatav rehvikarkass

Riis. 48. Eemaldatav shiiy esihammastele; a - eemaldatav ringrehv; b - eemaldatav teravik küüntetaoliste protsessidega pideva klambri kujul

Üldjuhul eelistatakse mitme hamba puudumise ja raske parodondipatoloogia korral eemaldatavaid proteese. Proteesi disain valitakse rangelt individuaalselt ja see nõuab mitut arsti visiiti.

Eemaldatav disain nõuab hoolikat planeerimist ja konkreetset toimingute jada:

Parodondi diagnoosimine ja uurimine.

Hammaste pinna ettevalmistamine ja jäljendite võtmine tulevase mudeli jaoks

Mudeliõpe ja rehvidisaini planeerimine

Rehvivaha modelleerimine

Vormi vastuvõtmine ja karkassi täpsuse kontrollimine kipsmudelil

Splinti (proteesilahase) kontrollimine suuõõnes

Rehvi viimistlus (poleerimine)

Siin pole loetletud kõiki tööetappe, kuid isegi see loetelu näitab eemaldatava lahase (proteesilaha) valmistamise protseduuri keerukust. Tootmise keerukus seletab mitme patsiendiga töötamise vajaduse ja esimesest kuni viimase arstivisiidini kuluva aja. Kuid kõigi jõupingutuste tulemus on alati sama – anatoomia ja füsioloogia taastamine, mis viib tervise ja sotsiaalse rehabilitatsioonini.